دقة 2 نانومتر من TSMC على الأبواب، فما الفرق بينها وبين دقة 3 نانومتر؟
تقترب شركة TSMC من تحقيق قفزة في عالم صناعة أشباه الموصلات، مع اقتراب وصول معمارية الـ 2 نانومتر (N2) إلى الأسواق. لكن ما المميز بهذه المعمارية مقارنة بالجيل السابق؟
تعتمد معمارية 3 نانومتر (N3) على ترانزستورات الـ “FinFET”، بينما ستقوم المعمارية الجديدة على ترانزستورات الـ “GAAFET”، والفرق بينهما كبير.
ففي الجيل الماضي، كان الترانزستور على شكل زعانف (Fin) عمودية تحيط بها البوابات -التي تسمح بتدفق التيار- من 3 جهات فقط. أما في معمارية الـ 2 نانومتر، ستحيط البوابة بالترانزستور من جميع الجهات، ولهذا يُوصف الترانزستور هنا بالـ “GAAFET”، أو “Gate-All Around FET”، أي “البوابات المحيطة من جميع الاتجاهات”.
إحاطة البوابة للترانزستور من جميع الجهات يعني تحكمًا أفضل في تدفق التيار وتسريب أقل. وبينما توفر ترانزستورات الـ 3 نانومتر تحسنًا ملحوظًا مقارنةً بالأجيال التي سبقته، فإن الجيل الجديد يُتوقع له أن يحقق نتائج أعلى بنفس استهلاك الطاقة، أو خفض استهلاك الطاقة بنسبة ملحوظة (20-30% مثلًا) عند نفس الأداء.
متى سنرى معمارية 2 نانومتر في الأسواق؟
وكانت التقنية الجديدة قد دخلت مرحلة الإنتاج التجريبي في أواخر 2024، ومع بدء الإنتاج الشامل Mass Production هذا العام، حيث رفعت TSMC الإنتاج بشدة، يُتوقع أن تصل أولى الشرائح التجارية للأسواق بحلول النصف الأول من العام القادم 2026.
أبرز عملاء TSMC
وفقًا لتقارير سابقة، ضمنت Apple لنفسها مصنعًا كاملًا في تايوان! ووفقًا لتقارير أخرى، فإن AMD وIntel سيكونان من أبرز العملاء أيضًا.
AMD مثلًا أكدت رسميًا أنها ستستخدم المعمارية الجديدة مع الجيل القادم من معالجات EPYC الموجهة لمراكز البيانات، والتي تحمل الاسم الرمزي “Venice”.
أما Intel، فتسعى هي الأخرى للارتكاز على معمارية الـ 2 نانومتر، وتشير تقارير Morgan Stanley إلى أن معالجات Nova Lake القادمة ستتضمن وحدة حسابية مُصنّعة على عقدة TSMC بعدما واجهت Intel مشاكل مع عقدة Intel 18A.
متحمسون لرؤية الفارق الذي ستُحدثه المعمارية الجديدة، لكن حتى ذلك الحين أخبرونا: هل ستحدث معمارية 2 نانومتر نقلة نوعية حقًا أم ستكون مجرد ترقية لمجرد الترقية؟
?xml>
